pb en vhdl sous quartus 2

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur: Modérateur

pb en vhdl sous quartus 2

Messagede sab le 16 Mai 2005 8:16

Bonjour,

J'essai de faire un multiplieur sous quartus 2, et j'ai un message d'erreur come quoi il ne trouve pas la définition du "*".

Pourtant il me semble utiliser les bonnes librairies...voici mon code:

avez vs une idée??
________________________________________________
library ieee ;

USE ieee.std_logic_1164.all;
use IEEE.NUMERIC_STD.ALL;
use IEEE.STD_LOGIC_ARITH.all;


----------------------------------------------------
Entity multiplieur is


port(Qcompt:in std_logic_vector(12 downto 0);
reset:in std_logic;
Qmult:out real);
End multiplieur;

----------------------------------------------------

architecture comportement of multiplieur is
variable coeff : real :=0.03;
signal result :real;
begin
process(coeff,reset,result)
begin
if(reset='1') then
result<=0.0;
Else
result <= Qcompt*coeff;
End if;
Qmult<=result;
End process;
end comportement;
_____________________________________________________

merci de m'aider
sab
 

Messagede JP le 16 Mai 2005 11:56

Bonjour sab,

Essayes avec cette librairie en plus :
use IEEE.STD_LOGIC_unsigned.all;

a+
JP
Avatar de l’utilisateur
JP
Administrateur
Administrateur
 
Messages: 2325
Inscription: 23 Sep 2003 18:14
Localisation: Strasbourg

une autre méthode

Messagede sab le 16 Mai 2005 15:09

Finalement j'ai trouvé une autre méthode pour faire ça.
les librairies n'étaient pas le seul pb manifestement...

ça compile mais j'ai pas encore testé....je tiendrais au courant.

sab
sab
 


Retourner vers Electronique numérique et logique programmable

Qui est en ligne

Utilisateurs parcourant ce forum: Aucun utilisateur enregistré et 0 invités