Design d’AOP offset "aléatoire", quelle origine ?

[JP]

Hello,

Je débute dans le design d’ASIC et d’apres ce que j’ai compris lors du design d’un AOP simple, (étage diff + étage de sortie), même si l'offset en simul est de quelques µV on aura toujours un offset reel de plusieurs mV. Quelle en est la cause ?

Merci,
a+
JP

[thm_]

Parce que l'on suppose que pour les étages symétriques (mirroir de courant, étage différentiel,..), les caractéristiques des composants symétriques sont parfaitement identiques. Ce qui n'est jamais exactement le cas lors de la fabrication du chip.
C'est pour cela que la simu te donne un offset quasi nul car il prend les mêmes jeux de paramètres pour les composants.

thierry

[JP]

Super merci pour ta réponse

a+
JP