systemC lire les arrays

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur: Modérateur

systemC lire les arrays

Messagede blaise le 12 Juin 2007 9:28

salut tout le monde;
j´ai une question sur SystemC et les arrays. En effet j´ai un array qui contient toutes les entrees à simuler: cad ("IN1", "IN2", "IN3"...); pour chaque element de cet array une entree(un port, sc_in) doit etre defini; est ce possible?
j´ai essayé de la sorte, mais ca ne marche pas:
Code: Tout sélectionner
for(int j= 0; j<arraylen(array);j++)
{ sc_in<sc_logic>array[j];
}

p.s. arraylen est une fonction implementée
merci d´avance pour l´aide.
[/code]
blaise
 

Retourner vers Electronique numérique et logique programmable

Qui est en ligne

Utilisateurs parcourant ce forum: Aucun utilisateur enregistré et 0 invités