fichier d'initialisation mémoire

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

Tortue
NOUVEAU
NOUVEAU
Messages : 11
Inscription : 16 mars 2007 3:09

fichier d'initialisation mémoire

Message par Tortue »

Bonjour à tous!

Je me posais une question concernant ces fichiers!
Est ce que l'on peut utiliser un fichier .mif pour réaliser une LUT sous un FPGA xilinx?
Ou alors doit-on utiliser des fichiers .mem?

En fait, pour mon projet, je suis sensé reprendre un ancien code afin de le modifier. Ce code sert à contrôler un port VGA. Je dois l'implanter sur un FPGA de type xilinx (spartan 3). Quelque chose me surprend dans ce code c'est qu'il fait appel à un fichier .mif et je croyais que ces fichiers étaient réservé à Altera.
Le truc c'est que la génération de signaux sur le port vga dépend (normalement) de ce fichier. J'ai donc essayé de le modifier mais rien (absolument rien) ne change.

Peut-être que quand je compile il ne prend pas en compte le changement du fichier .mif.

Bref je suis un peu perdu :?
Est ce déjà arrivé à quelqu'un? Merci!

edit : oki j'ai trouvé la réponse tout seul. Si cela peut intéresser quelqu'un je donne la solution à mon problème!!
En fait il y avait effectivement une mémoire faisant appel à un fichier .mif pour l'initialisation. Cette mémoire est générée par xilinx core generator.
En fait il ne faut pas modifier le .mif mais un fichier .coe puis recréer le composant sous xilinx core generator sinon il ne prend pas en compte les changements.
Suis-je clair?
Voilà tout!

Répondre