Quartus - pbm de Timing Analys

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

Lnx2050
NOUVEAU
NOUVEAU
Messages : 3
Inscription : 25 févr. 2006 9:38

Quartus - pbm de Timing Analys

Message par Lnx2050 »

Bonjour Tlm

enfin un forum qui ressemble à quelque chose ( pas comme abcelectron****, :P )



je debute avec Quartus et ALtera et .. forcement ... j'ai deja des problemes ....

oila ce que je voudrai obtenir :
Image

je voudrai synthetiser un decodeur de quadrature pour codeur incremental ( plusieurs en fait ), ainsi que quelques fonctions annexes en plus et j'ai des warnings que j'ai du mal à comprendre ...

"Timing Analys does not support the analys of latches as shynchronous elements ..."
" found 8 nodes in clocks paths whitch may be acting as ripple and/or gates clocks ..."
etc ...

est ce que kk1 peut m'aider ?

Merci Beaucoup.
Ln
Pièces jointes
ALTERA.zip
fichier du projet
(143.02 Kio) Téléchargé 314 fois
on commence forcement par etre debutant :p
JP
Administrateur
Administrateur
Messages : 2328
Inscription : 23 sept. 2003 19:14
Localisation : Strasbourg
Contact :

Message par JP »

Salut Lnx2050 et :welcome: ,

Je débute aussi donc je ne vais pas être d'une grande aide.
"Timing Analys does not support the analys of latches as shynchronous elements ..."
J'ai regardé dans l'aide et j'ai trouvé :
Directs the Timing Analyzer to analyze latches as synchronous elements, rather than as combinational elements. Although each latch is still implemented as a LUT feeding back onto itself, turning on this option directs the Timing Analyzer to analyze each latch as a synchronous element. Specifically, the clock enable is analyzed as an inverted clock. The Timing Analyzer reports the results of setup and hold analysis on these latches. This feature is supported only for LUT-based devices.

Important: The Timing Analyzer may not correctly analyze designs containing latches. Therefore, whenever possible Altera recommends changing the design to remove the latches.
Dans Assignments :arrow: Timing Settings :arrow: More Settings .... et j'ai mis "Analyze latches as synchronous elements sur Off

Je ne sais pas si c'est la meilleure chose à faire mais ca supprime ce warning.
enfin un forum qui ressemble à quelque chose ( pas comme abcelectron****, Moqueur )
:D

a+
JP
Ca clignote !!!!
Lnx2050
NOUVEAU
NOUVEAU
Messages : 3
Inscription : 25 févr. 2006 9:38

Message par Lnx2050 »

effectivement, ça enleve quelques message mais il en reste, otemment ceux des path ..


je sais pas si c'est important ...
cdmt.
Ln
on commence forcement par etre debutant :p
Avatar de l’utilisateur
marsu
INSATIABLE
INSATIABLE
Messages : 155
Inscription : 13 juin 2005 11:08
Localisation : Paris
Contact :

Message par marsu »

Je constate que tu as utilisé les composants de la librairie, je sais que ça ne changera rien mais pourquoi ne pas (re)faire en VHDL tout les composant ou créer directement un programme qui fera ta fonction.
Cela permet d'avoir un programme "portable" sur differente plate forme.
Sinon ton probleme vient du fichier Waveform?? Parce que ma version de Quartus II ne veux pas ouvrir ton projet.
Lnx2050
NOUVEAU
NOUVEAU
Messages : 3
Inscription : 25 févr. 2006 9:38

Message par Lnx2050 »

Soir,

en fait je connais pas VHDL ... je suis le debutant de chez debutant ...

mon pbm c le time analys

cdmt.
Ln
on commence forcement par etre debutant :p
Répondre