tableau de vecteurs en VHDL

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

Avatar de l’utilisateur
ukandar
REGULIER
REGULIER
Messages : 128
Inscription : 24 mars 2006 20:01
Localisation : yvelines

tableau de vecteurs en VHDL

Message par ukandar »

Bonjour,

comment puis je instancier un tableau à 2 dimensions en VHDL.
En gros je recois une adresse sur 6 bits et une donnée sur 16 bits, il faudrait que je mémorise tout cela dans un champ du type:
PARAMETRE[5..0][15..0].

Cordialement
Avatar de l’utilisateur
ukandar
REGULIER
REGULIER
Messages : 128
Inscription : 24 mars 2006 20:01
Localisation : yvelines

Message par ukandar »

bonjour,

en faite je pense pouvoir m'en sortir avec une instruction du type:

Code : Tout sélectionner

TYPE memorisation IS ARRAY (64) of STD_LOGIC_VECTOR (15 DOWNTO 0);
SIGNAL mem : memorisation;
Et ensuite pour mémoriser une donnée qui rentre faire:

Code : Tout sélectionner

mem (To_integer(address[12..7])) <= data;
Qu'est ce que vous en pensez?
Répondre