Interruption sous NIOS2

Electronique numérique / Circuits logiques programmables EPLD, CPLD, FPGA d'Altera ou de Xilinx VHDL, Verilog ou SystemC

Modérateur : Modérateur

Avatar de l’utilisateur
ukandar
REGULIER
REGULIER
Messages : 128
Inscription : 24 mars 2006 20:01
Localisation : yvelines

Interruption sous NIOS2

Message par ukandar »

bonjour,

j'ai implémenté un micro Nios2 dans mon stratix 2.
Je réalise une surveillance avec mon micro sur un signal qui rentre sur un PIO de mon micro.
Le problème c'est que cette boucle d'attente prend trop de temps (900ns). Je n'utilise que les captures de front montant. je n'ai pas activé l'option interruption des PIO.
Alors voilà ma question: je désire activer cette fonction, mais je ne sais pas ensuite comment gérer l'information : Donc si quelqu'un peut m'expliquer le principe des ISR sous le NIOS. merci.

a+
Répondre